Advanced Power Management

Pour les articles homonymes, voir APM.

Cet article est une ébauche concernant l’informatique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Consultez la liste des tâches à accomplir en page de discussion.

Cet article ne cite pas suffisamment ses sources (octobre 2012).

Si vous disposez d'ouvrages ou d'articles de référence ou si vous connaissez des sites web de qualité traitant du thème abordé ici, merci de compléter l'article en donnant les références utiles à sa vérifiabilité et en les liant à la section « Notes et références ».

En pratique : Quelles sources sont attendues ? Comment ajouter mes sources ?

L´Advanced Power Management ou APM (gestion étendue de l'alimentation) est une interface de programmation (API) développée en collaboration par Intel et Microsoft.

Celle-ci permet au BIOS de gérer l'alimentation du système, réduire la cadence du CPU, désactiver certains périphériques après une période d'inactivité (lecteurs de disques-dur, CD-ROM...). L'APM permet ainsi une économie d'énergie.

Aujourd'hui la norme utilisée pour la gestion de l'énergie est l'ACPI, qui a remplacé l'APM.

Linux

Dans le paramétrage du noyau Linux (avant sa génération), une liste de paramètres pour la gestion de l'énergie ACPI et APM est proposée.

Si l'APM (paramètre CONFIG_APM) est configuré (cas d'un ordinateur relativement ancien), alors il y a sept paramètres à configurer :

Ignore user suspend
activation
Occupation processeur
display blank
Horloge temps réel (real-time clock) à l'heure UTC
Permettre INTS
Power Off en mode réel

Chacun de ces sept paramètres peut prendre trois valeurs :

désactivé ;
inclus dans le noyau ;
inclus dans un module chargeable dynamiquement par le noyau.

Windows

Cette section est vide, insuffisamment détaillée ou incomplète. Votre aide est la bienvenue ! Comment faire ?

Le support de APM n'est plus assuré à partir de Windows Vista, sorti en 2007.

Annexes

Articles connexes

Mise en veille
Advanced Configuration and Power Interface

v · m

Technologies de processeur

Modèles

Architecture

Général	Microarchitecture Architecture de type Harvard Architecture de von Neumann Architecture Dataflow Transport triggered architecture Boutisme Mémoire Non uniform memory access (NUMA) Hiérarchie de mémoire Mémoire virtuelle Bus informatique Réseau systolique
Mots	Architecture 8 bits 15 bits (Apollo Guidance Computer) 16 bits 22 bits (Zuse 3) 32 bits 40 bits 50 bits (Atanasoff–Berry Computer) 64 bits 128 bits

Instruction

Jeu	Processeur basé sur la pile Processeur de signal numérique Processeur vectoriel Microprocesseur à jeu d'instructions étendu (CISC) Processeur à jeu d'instructions réduit (RISC) Very long instruction word (VLIW) Explicitly parallel instruction computing (EPIC) Explicit data graph execution (en) (EDGE) Minimal instruction set computer (MISC) Ordinateur à jeu d'instruction unique (OISC) Zero instruction set computer (ZISC) Informatique quantique Mode d'adressage
Famille	Motorola 680x0 VAX x86 Architecture ARM Architecture MIPS PowerPC Architecture SPARC SuperH DEC Alpha IA-64 OpenRISC RISC-V Microblaze Little man computer IBM System/3x0 System/390 System z
Exécution	Pipeline Bulle Exécution dans le désordre Algorithme de Tomasulo Renommage de registres Prédiction de branchement Exécution spéculative File
Performance	Instructions par cycle (IPC) Instructions par seconde (IPS) Opérations en virgule flottante par seconde (FLOPS)

Types

Général	Central processing unit (CPU) Processeur graphique (GPU) General-purpose processing on graphics processing units (GPGPU) Processeur vectoriel Coprocesseur Application-specific integrated circuit (ASIC) System in package (SiP)
Par usage	Système embarqué Microprocesseur Multi-cœur Multiprocesseur Microcontrôleur Processeur softcore
On chip	Système sur une puce (SoC) Programmable (PSoC) Réseau sur une puce (NoC)
Accélération matérielle	Accelerated processing unit (APU) Puce d'accélération de réseaux de neurones (NPU) Processeur d'images (IPU) Processeur physique (PPU) Processeur de signal numérique (DSP) Tensor Processing Unit (TPU) Cryptoprocesseur sécurisé Processeur réseau (NPU) Processeur de bande de base (BP)

Microarchitecture

Parallélisme

Général	Pipelining Scalaire Superscalaire Tâche Thread Processus Multitâche Préemptif Parallélisme de donnée Processeur vectoriel Calcul distribué
Processus	Multithreading Hyperthreading Superthreading (en) Simultaneous multithreading (SMT) Symmetric multiprocessing (SMP) Asymmetric multiprocessing (AMP)
Taxonomie de Flynn	Single instruction on single data (SISD) Single instruction multiple data (SIMD) SWAR Single instruction multiple threads (SIMT) Multiple instructions single data (MISD) Multiple instructions on multiple data (MIMD)

Circuiterie et unité

Général	Circuit intégré Signaux mixtes Circuit booléen Interrupteur Électronique analogique Cœur Cache Processeur Algorithme Cohérence Bus
Exécution	Unité arithmétique et logique (ALU) Additionneur Multiplieur Unité de calcul en virgule flottante (FPU) Unité de gestion de mémoire (MMU) Translation lookaside buffer (TLB) Prédiction de branchement Contrôleur mémoire
Porte logique	Combinatoire Séquentielle Quantique
Registre	Registre de processeur Registre d'état Banc de registres Registre à décalage Registre tampon mémoire Registre d'adresse mémoire Compteur ordinal
Contrôle	Mémoire tampon Microprogrammation Image ROM Compteur
Chemin de données	Multiplexeur Décaleur