GHDL

Cet article est une ébauche concernant l’informatique, l’électronique et un logiciel libre.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

GHDL
Description de l'image GHDL logo.png.
Description de l'image GHDL screenshot.png.
Informations
Dernière version 4.1.0 ()[1]Voir et modifier les données sur Wikidata
Dépôt github.com/ghdl/ghdlVoir et modifier les données sur Wikidata
Écrit en AdaVoir et modifier les données sur Wikidata
Supporte les langages VHDLVoir et modifier les données sur Wikidata
Système d'exploitation GNU/Linux, FreeBSD et NetBSDVoir et modifier les données sur Wikidata
Licence Licence publique générale GNU version 2 ou ultérieureVoir et modifier les données sur Wikidata
Documentation ghdl.readthedocs.io/en/latestVoir et modifier les données sur Wikidata
Site web ghdl.free.frVoir et modifier les données sur Wikidata

modifier - modifier le code - voir Wikidata (aide) Consultez la documentation du modèle

GHDL ou GNU VHDL est un logiciel libre de synthèse logique, vérification et simulation de programme développé ou transcompilé dans le langage de description de matériel (HDL) VHDL. Il a été écrit en langage Ada par Tristan Gingold[2]. Il permet de compiler via le langage C, en langage machine sur le système du développeur afin d'avoir une simulation efficace, et sans nécessité l'investissement dans un FPGA, GTKWave, peut être utilisé pour la visualisation et l'analyse d'onde temporelle extraite des logs[3],[4].

Il est notamment supporté pour la simulation de GRLIB[5] pour LEON3 (architecture SPARC) et NOEL-V (architecture RISC-V), les processeurs spatiaux endurcis développés par l'agence spatiale européenne, et utilisé dans l'équipement de ses satellites artificiels.

Caractéristiques

L'environnement de développement multiplateforme et open source en Java, FSMProcess, l'utilise pour la simulation, permettant ainsi un prototypage rapide[6].

La version 1.0 est sortie en 2021, et supporte les normes IEEE de VHDL 1987, 1993 et 2002, ainsi que partiellement 2008[2].

GCC et LLVM peuvent être utilisés pour la compilation de la simulation.

Les formats de log de simulation supportés sont GHW, VCD (lu par GTKWave) et FST.

Cocotb un environnement de cosimulation de testbench écrit en Python peut également être utilisé simultanément avec la simulation générée par GHDL[7].

Il peut travailler avec Yosys via le plugin ghdl-yosys-plugin[8].

Libre Gates est un framework se basant sur GHDL pour l'analyse statique et dynamique des portes logiques cartographiées au niveau des circuits, que ce soit pour du FPGA ou de l'ASIC[9]

Annexes

Notes et références

  1. ↑ « Release 4.1.0 », (consulté le )
  2. ↑ a et b Martoni, « Sortie de GHDL version 1.0.0 », sur Linuxfr,
  3. ↑ (en) Martin Strubel, « Using GHDL for interactive simulation under Linux », sur FPGA Related,
  4. ↑ « Introduction au langage VHDL », sur Developpez.com
  5. ↑ CAES 2021, p. 28.
  6. ↑ Vandeportaele 2017.
  7. ↑ Muñoz-Quijada, Sanz et Guzman-Miranda 2000.
  8. ↑ (en) « Open Source Formal Verification in VHDL », sur Wishful Coding,
  9. ↑ (en) Yann Guidon, « Libre Gates », sur Hackaday.io

Bibliographie

  • Document utilisé pour la rédaction de l’article (en) CAES, GRLIB IP Library User’s Manual, (lire en ligne)
  • (en) Taha, Bilal Iqbal et Abdul Wasay Mudasser, « Design and Development of Soft Core Microprocessor using Open-Source EDA tools », Journal of Xi'an University of Architecture & Technology, Xi'an University of Architecture and Technology (en), vol. XII, no V,‎ , p. 2409-2414 (ISSN 1006-7930, lire en ligne)
  • (es) Paucar Chicaiza, Estefanía, Interfaz gráfica para GHDL (VHDL IDE), E.T.S. de Ingenieros Informáticos (UPM), (E.T.S. de Ingenieros Informáticos (UPM))
  • Yann Guiidon, « GHDL et les chaînes de caractères : application à getenv() », GNU/Linux magazine, Éditions Diamond, no 131,‎ (présentation en ligne)
  • Pascal Giard, Jean-Francois Boland et Jean Belzile, « CORBA communication backplane for design and verification », 2008 1st Microsystems and Nanoelectronics Research Conference, no 1,‎ (DOI 10.1109/MNRC.2008.4683393, lire en ligne)
  • Document utilisé pour la rédaction de l’article (en) Bertrand Vandeportaele, « A Finite State Machine modeling language and the associated tools allowing fast prototyping for FPGA devices », IEEE International Workshop of Electronics, Control, Measurement, Signals and their Application to Mechatronics (ECMSM),‎ (DOI 10.1109/ECMSM.2017.7945900, lire en ligne)
  • Document utilisé pour la rédaction de l’article (en) Maria Muñoz-Quijada, Luis Sanz et Hipolito Guzman-Miranda, « A Virtual Device for Simulation-Based Fault Injection », Electronics, vol. 9, no 12,‎ , p. 1989 (DOI 10.3390/ELECTRONICS9121989, lire en ligne)

Lien externe

(en) Site officiel

v · m
Logiciel d'électronique
Logiciel libre
Conception
Simulation
Analyse
Logiciel propriétaire
Format de fichiers
Langage de description de matériel (HDL) et langage de vérification de matériel (HVL)
Langages
Simulateurs
  • Cocotb
  • Coriolis2
  • FreeHDL
  • GHDL
  • Icarus Verilog
  • Verilator
Synthèse logique
  • GHDL
  • Nextpnr
  • OpenLane
  • OpenROAD
  • SymbiYosys
  • Workcraft
  • Yosys
programmation/flashage
  • OpenFPGAloader
  • icône décorative Portail de l’électricité et de l’électronique
  • icône décorative Portail des logiciels libres