Programmable Array Logic

Este artículo o sección necesita referencias que aparezcan en una publicación acreditada.
Busca fuentes: «Programmable Array Logic» – noticias · libros · académico · imágenes
Este aviso fue puesto el 14 de mayo de 2010.
Para otros usos de este término, véase PAL (desambiguación).
MMI 16R6 PAL en la versión de 20-pines DIP
AMD 22V10 en la versión de 24-pines DIP

Una matriz lógica programable o PAL es un dispositivo diseñado por la empresa Monolithic Memories (ahora adquirida por AMD) y ha sido sin duda el circuito programable más utilizado durante décadas.

La estructura de una PAL, derivada de las PLA, se basa en que cualquier función lógica puede ser descrita por sumas de productos lógicos. Un dispositivo PAL tiene una matriz de entrada formada por una puerta AND conectada a una serie de puertas OR, con las salidas conectadas a un pin del dispositivo. La matriz de puertas AND es programable y, por tanto, permite efectuar el producto lógico con cualquier combinación de las entradas primarias.

Referencias

  • EPL
  • CPLD
  • FPGA
Control de autoridades
  • Proyectos Wikimedia
  • Wd Datos: Q1378651
  • Commonscat Multimedia: Programmable Array Logic / Q1378651

  • Identificadores
  • GND: 4257519-9
  • LCCN: sh85107303
  • NLI: 987007538692705171
  • Wd Datos: Q1378651
  • Commonscat Multimedia: Programmable Array Logic / Q1378651